SALPHOENIX®1A（以下简称 PH1A）系列 FPGA SSO 限制规则说明

1 术语/缩略词

SSO	：Simultaneous Switching Output	同时开关输出
FPGA	：Field Programmable Gate Array	现场可编程门阵列
PCB	：Printed Circuit Board	印制电路板

2 关于本手册

受封装寄生等因素影响，当使用大电流驱动能力、快速压摆率时，指定的封装只允许有限数目的输出同时翻转。SSO 是造成地线反弹和交调干扰的根源，每个 Bank 的 SSO 个数不允许超过最多数量的限制，SSO 的计算只针对单端输出信号。

该手册为 PH1A 系列 FPGA SSO 限制说明，用户根据该手册来计算 SSO 的安全值，确保输出信号同时翻转时导致的噪声处于安全范围。

3 SSO 限制计算方法

表 3-1、表 3-2、表 3-3 和表 3-4 是 PH1A 器件中每个 BANK 的 IO 数量 User IOs 和 VCCIO/GND 数量 VCCIO Pairs，Maximum I/O per Pair 是这两个数量比值的近似值。

表 3-5 到表 3-11 是上述器件 HR IO 和 HP IO 允许同时翻转输出的推荐上限数量，根据当前输出端口的 VCCIO 电平、电平标准、驱动能力、Slew Rate 来查找 SSO Limit per VCCIO/GND Pair 的数值。

用户根据输出 IO 口的标准，查找表中的数值来计算，最后根据器件对应的**错误!未找到引用源。**、表 3-2、表 3-3 或表 3-4 中的 VCCIO/GND Pairs 数值作对比，即可得出 SSO 是否安全的结论。具体计算方法参考表 3-12 中的例程。

表 3-1 PH1A400 器件 BANK 中 VCCIO/GND 数量

Device	Package	Description	Bank 11	Bank 12	Bank 13	Bank 14	Bank 15
PH1A400	SFG900	User IOs	50	50	50	50	50
		VCCIO/GND Pairs	7	7	7	7	7
		Max I/O per Pair	7.1	7.1	7.1	7.1	7.1
	SFG676	User IOs	50	50	50	50	50
		VCCO/GND Pairs	7	7	7	7	7
		Max I/O per Pair	7.1	7.1	7.1	7.1	7.1
	Package	**Description**	**Bank 16**	**Bank 17**	**Bank 31**	**Bank 32**	**Bank 33**
	SFG900	User IOs	50	50	50	50	50
		VCCO/GND Pairs	7	7	18	18	18
		Max I/O per Pair	7.1	7.1	2.8	2.8	2.8
	SFG676	User IOs	50	50	50	50	50
		VCCO/GND Pairs	7	7	18	18	18
		Max I/O per Pair	7.1	7.1	2.8	2.8	2.8

表 3-2 PH1A60GEG324 器件 BANK 中 VCCIO/GND 数量

Device	Package	Description	Bank 11	Bank 12	Bank 13
PH1A60	GEG324	User IOs	50	50	50
		VCCO/GND Pairs	8	6	6
		Max I/O per Pair	6.3	8.33	8.33
		Description	**Bank 31**	**Bank 32**	**Bank 33**
		User IOs	50	50	50
		VCCO/GND Pairs	8	6	6
		Max I/O per Pair	8.33	8.33	8.33

表 3-3 PH1A90 器件 BANK 中 VCCIO/GND 数量

Device	Package	Description	Bank 11	Bank 12	Bank 13
PH1A90	SBG484	User IOs	34	50	50
		VCCIO/GND Pairs	4	6	6
		Max I/O per Pair	8.5	8.33	8.33
	SEG324	User IOs	-	50	47
		VCCIO/GND Pairs	-	6	5
		Max I/O per Pair	-	8.33	9.4
	Package	**Description**	**Bank 14**	**Bank 31**	**Bank 32**
	SBG484	User IOs	35	40	50
		VCCIO/GND Pairs	4	6	6
		Max I/O per Pair	8.75	6.7	8.33
	SEG324	User IOs	-	-	50
		VCCIO/GND Pairs	-	-	6
		Max I/O per Pair	-	-	8.33

表 3-4 PH1A180SFG676 器件 BANK 中 VCCIO/GND 数量

Device	Package	Description	Bank 11	Bank 12	Bank 13	Bank 14
PH1A180	SFG676	User IOs	25	50	50	50
		VCCO/GND Pairs	3	6	6	6
		Max I/O per Pair	8.33	8.33	8.33	8.33
		Description	**Bank 15**	**Bank 31**	**Bank 32**	**Bank 33**
		User IOs	50	50	50	50
		VCCO/GND Pairs	7	6	6	6
		Max I/O per Pair	7.14	8.33	8.33	8.33

表 3-5 SSO limit per VCCIO/GND pair of PH1A 器件（HR I/O ，VCCIO=3.3V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400/PH1A60	PH1A90	PH1A180
3.3V	LVCMOS33	4	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		8	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		12	Fast	8	5	8
			Med	8	5	8
			Slow	8	5	8
		16	Fast	4	4	4
			Med	4	4	4
			Slow	4	4	4

表 3-6 SSO limit per VCCIO/ GND pair of PH1A 器件（HR I/O ，VCCIO=2.5V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400/PH1A60	PH1A90	PH1A180
2.5	LVCMOS25	4	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		8	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		12	Fast	10	6	10
			Med	10	6	10
			Slow	10	6	10
		16	Fast	5	5	5
			Med	5	5	5
			Slow	5	5	5

表 3-7 SSO limit per VCCIO/ GND pair of PH1A 器件（HR I/O,VCCIO=1.8V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400/PH1A60	PH1A90	PH1A180
1.8	LVCMOS18	4	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		8	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		12	Fast	12	6	12

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400/PH1A60	PH1A90	PH1A180
			Med	12	6	12
			Slow	12	6	12
		16	Fast	6	5	6
			Med	6	5	6
			Slow	6	5	6

表 3-8 SSO limit per VCCIO/ GND pair of PH1A 器件（HR I/O,VCCIO=1.5V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400/PH1A60	PH1A90	PH1A180
1.5	LVCMOS15	4	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		8	Fast	15	12	15
			Med	15	12	15
			Slow	15	12	15
		12	Fast	12	6	12
			Med	12	6	12
			Slow	12	6	12
		16	Fast	11	5	11
			Med	11	5	11
			Slow	11	5	11

表 3-9 SSO limit per VCCIO/ GND pair of PH1A 器件（HP I/O,VCCIO=1.8V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400	PH1A90	PH1A180
1.8	LVCMOS18	4	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15
		8	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15
		12	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15

表 3-10 SSO limit per VCCIO/ GND pair of PH1A 器件（HP I/O,VCCIO=1.5V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400	PH1A90	PH1A180
1.5	LVCMOS15	4	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15
		8	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15
		12	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15

表 3-11 SSO limit per VCCIO/GND pair of PH1A 器件（HP I/O,VCCIO=1.2V）

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair		
				PH1A400	PH1A90	PH1A180
1.2	LVCMOS12	4	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15
		8	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15
		12	Fast	17	17	15
			Med	17	17	15
			Slow	17	17	15

注：使用中不同 IO 驱动电流或 Slewrate 设置出现混合情况下，请按照各自权重叠加计算：如 LVCMOS33 IOB 中 16mA FAST 情况下，单个 IO 权重计算为 1/4，那么 SSO 条件要求整个 BANK 中使用 IO 数量权重乘积之和不超过 VCCIO/ GND 对的数量。**错误!未找到引用源。**是对 PH1A400SFG900 器件的 BANK11，电平标准为 LVCOMS33 时的计算例程。

表 3-12 SSO 应用计算举例：PH1A400SFG900 器件 BANK11 LVCMOS33

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair	权重	使用数量	小计
3.3V	LVCMOS33	4	Fast	15	1/15	-	-
			Med	15	1/15	15	1
			Slow	15	1/15	-	-
		8	Fast	15	1/15	-	-
			Med	15	1/15	15	1
			Slow	15	1/15	-	-
		12	Fast	8	1/8	8	1
			Med	8	1/8	-	-

VCCIO	I/O Standard	Drive Strength(mA)	Slew Rate	SSO Limit per VCCO/GND Pair	权重	使用数量	小计
			Slow	8	1/8	-	-
		16	Fast	4	1/4	4	1
			Med	4	1/4	-	-
			Slow	4	1/4	-	-
合计						42	4

每对 VCCIO/ GND 支持的特定驱动能力和压摆率的数量的倒数定义为权重。上述应用中 IOB 4mA Med 使用 15 个，IOB 8mA Med 使用 15 个，IOB 12mA fast 使用 8 个，IOB 16mA fast 使用 4 个。

计算总权重值如下：

$$\frac{1}{15}\times 15+\frac{1}{15}\times 15+\frac{1}{8}\times 8+\frac{1}{4}\times 4=4<7$$

7 为 PH1A 系列 FPGA Bank11 中 VCCIO/GND 的总数量，说明该组合情况符合 SSO 要求。

需要注意的是，输出 IO 选择时请尽量把大驱动能力的输出在同一个 BANK 中分散排布。

4 SSO 缓解措施

如果设计中 IO 输出较多，如果不能做到完全遵守上述的规则情况下，通过下面方法有助于降低 SSO 带来的影响，缓解 SSO 带来信号质量恶化的风险。

1、BANK 电源隔离、良好的 PCB 设计、电源 IO 配置退耦电容等方法可以降低 SSO 带来的电源噪声。

2、programn 等噪声干扰敏感信号加上拉保护。

3、用户逻辑设计时，在芯片启动瞬间延缓同步输出 IO 数量，或者启动后延迟几个时钟周期后再打开 IO 输出，有助于降低启动瞬间 SSO 风险。

版本信息

日期	版本	说明
2022/01/20	1.0	首次发布正式版本
2022/05/19	1.1	统一修订 PH1A400 系列名称为 PH1A 系列
2023/3/9	1.2	增加 PH1A60、PH1A90 和 PH1A180 器件的 SSO 数据

版权所有©2023 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务作出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：https://www.anlogic.com）自行查询下载，也可联系安路科技的销售人员咨询获取。